#### PATENT ABSTRACTS OF JAPAN

(11) Publication number: 08288475 A

(43) Date of publication of application: 01.11.96

(51) Int. CI

H01L 27/108 H01L 21/8242 H01L 27/04 H01L 21/822

(21) Application number: 08124332

(22) Date of filing: 20.05.96

(62) Division of application: 62112365

(71) Applicant:

HITACHI LTD HITACHI VLSI ENG

CORP

(72) Inventor:

YOSHIGAMI JIRO HIRAIWA ATSUSHI IIJIMA SHINPEI KISU TERUAKI


# (54) MANUFACTURE OF SEMICONDUCTOR MEMORY


#### (57) Abstract:

PURPOSE: To improve reliability even if a capacitor electrode is thinned and increase capacitance by bringing a capacitor electrode into contact through a conductor layer and forming it to extend on a bit line.

CONSTITUTION: First and second conductor layers 2-8, 2-9 are pattern-formed in each semiconductor region and a bit line in contact with the second conductor layer 2-9 is formed. Thereafter, layer insulation films 2-13, 2-15 are deposited on a bit line and a contact hole is provided to the layer insulation films 2-13, 2-15 to exposed the first conductor film 2-8 partially. A capacitor electrode 2-16 is formed to form an electrical contact to the first conductor layer 2-8 and to extend on a bit line. That is, a capacitor electrode does not come into direct contact by lowering to a semiconductor region but come into contact through the conductive layer 2-8 and is formed to extend on a bit line. Capacitance can be increased in this way.

COPYRIGHT: (C)1996,JPO





			r ,
	•		4
			<b>.</b> <b></b>
			-
			<b>,</b>



#### (19)日本国特許庁(JP)

## (12) 公開特許公報(A)

(11)特許出願公開番号

## 特開平8-288475

(43)公開日 平成8年(1996)11月1日

(51) Int.Cl. 6	•	識別記号	庁内整理番号	FΙ		•	技術表示箇所
H01L	27/108		9276-4M	H01L	27/10	6 2 1	
	21/8242				27/04	С	•
	27/04		9276 - 4M		27/10	651	
	21/822						

審査請求 有 発明の数3 OL (全 7 頁)

(21)出願番号

特顧平8-124332

(62)分割の表示

特願昭62-112365の分割

(22)出願日

昭和62年(1987) 5月11日

(71) 出顧人 000005108

株式会社日立製作所

東京都千代田区神田駿河台四丁目6番地

(71)出顧人 000233468

日立超エル・エス・アイ・エンジニアリン

グ株式会社

東京都小平市上水本町5丁目20番1号

(72)発明者 由上 二郎

東京都国分寺市東恋ケ窪1丁目280番地

株式会社日立製作所中央研究所内

(74)代理人 弁理士 小川 勝男

最終頁に続く

#### (54) 【発明の名称】 半導体記憶装置の製造方法


#### (57)【要約】

(修正有)

【目的】 微細化、容量増大に適した製造方法の提供。

【構成】 半導体基板(2-1)主面に一対の拡散層(2-5,2-6)、ゲート酸化膜(1-3)およびゲート電極(2-4)を構成するスイッチ用トランジスタを形成し、その拡散層(2-5,2-6)のそれぞれに導電体層(2-8,2-9)を同時パターン形成し、そして一方の導電体層(2-9)にコンタクトするピット線(2-11)を形成し、しかる後、そのピット線上に層間絶縁膜(2-13.2-15)を堆積し、その層間絶縁膜に、他方の導電体膜(2-8)の一部が露出するようにコンタクト孔を設け、その他方の導電体層にコンタクトし、ピット線(2-11)上を延びるようにキャパシタの電極(2-16)を形成する。キャパシタ電極(2-16)は他方の導電体層(2-8)を介してコンタクトするため、その他方の導電体層上の層間絶縁膜のコンタクト孔を微細にでき、そのキャパシタ電極はピット線上を延びるように形成できるため、容量増大が図れる。

図 6



#### 【特許請求の範囲】

【請求項1】半導体基体主面に少なくとも一対の半導体領域、ゲート絶縁膜およびゲート電極を構成するスイッチ用トランジスタを形成し、上記半導体領域のそれぞれに第1、第2導電体層をパターン形成し、上記第2導電体層にコンタクトするビット線を形成し、しかる後、上記ピット線上に層間絶縁膜を堆積し、該層間絶縁膜に、上記第1導電体膜の一部が露出するようにコンタクト孔を設け、該第1導電体層に電気的なコンタクトを成し、上記ピット線上を延びるようにキャパシタを形成することを特徴とする半導体記憶装置の製造方法。

【請求項2】半導体基体主面に少なくとも一対の半導体領域、ゲート絶縁膜およびゲート電極を構成するスイッチ用トランジスタを形成し、上記半導体領域のそれぞれに第1、第2導電体層をパターン形成し、上記第2導電体層にコンタクトするピット線を形成し、しかる後、上記ピット線上に層間絶縁膜を堆積し、該層間絶縁膜に、上記第1導電体膜の一部が露出するようにコンタクトを成し、注記ピット線上を延びるように第1キャパシタ電極をバターン形成し、該第1キャパシタ電極の表面に沿うキャパシタ絶縁膜を被覆し、該キャパシタ絶縁膜を覆うように第2キャパシタ電極を形成することを特徴とする半導体記憶装置の製造方法。

【請求項3】上記キャバシタ絶縁膜はSi3N4、五酸化タンタルより選択された材料の一層膜もしくはそれらの積層より成ることを特徴とする請求項2記載の半導体記憶装置の製造方法。

#### 【発明の詳細な説明】

[0001]

【産業上の利用分野】本発明は、半導体記憶装置に係 り、特に電荷蓄積キヤパシタの信頼性を低下することな く、微細化が可能な半導体記憶装置の製造方法に関す る。

[0002]

【従来の技術】ダイナミツク・ランダム・アクセス・メ モリ(dRAM)の高集積化は、目覚しい速度で実現されてお り、現在の主流は64Kビットから256Kビットへと移り、1 MビットdRAMの量産も始まっている。この高集積化は素 子寸法の微細化により達成されてきた。しかし、微細化 に伴うキヤパシタ(容量)の減少のために、S/N比の低下 やα線による信号反転(いわゆるソフトエラー)等の弊害 が顕在化し、信頼性の上で大きな間題になっている。こ のためキャパシタ容量を増加させる目的で、基板に堀っ た溝壁を利用する溝堀り型キヤパシタセル(トレンチキ ヤパシタセル)、あるいはアイ・イー・イー,イーンター ナシヨナル・エレクトロン・デバイシス・ミーテイング ・テクニカル・ダイジェスト(IEEE, Int, Electron Devi ces Meeting Tech, Dig.)pp348-351,Dec(1978)にお けるKoyanagi, Sunami, HashimotoおよびAshikawaらによ る Novel high density, Stacked capacitor MOS RA M"と題する文献などで論じられている、容量部を積上げ 方式にした積上げ型キヤパシタセル(スタックド・キヤ パシタセル)などが、従来の平面型キヤパシタに代るも のとして期待されるようになってきた。これらのうち、 後者の積み上げ型キャパシタは、溝堀りキヤパシタと違 って、基板に徴細な溝を堀るという高度な技術を必要と しないため、今後さらに素子の微細化が要求された時の キヤパシタ構造として注目されている。

【0003】図10に従来の積上げ型キヤバシタを有する、dRAMの断面図を示す。その製造方法を簡単に説明する

【0004】まず、単結晶基板3-1上に素子間を絶縁分 離するための酸化膜3-2を選択的に成長させる。つぎ に、トランジスタのゲート酸化膜3-3を成長させる。ゲ ート電極3-4として不純物を含む多結晶シリコンを堆積 させ、それを加工したのちこのゲート電極3-4および素 子間分離酸化膜3-2をマスクにイオン打込み法等を用い て、拡散層3-5および3-6を形成する。つぎに、拡散層3-6の領域上に不純物を含む多結晶シリコン3-8を堆積させ 加工する事により、キヤバシタ下部電極3-8を形成す る。この時、キヤバシタ下部電極3-8はゲート電極3-4や 素子間分離酸化膜3-2の上にも形成されるため、従来の 平面だけを利用する平面型キャパシタに比べてキャパシ 夕面積を大きくすることが可能である。なお、ゲート電 極3-4は酸化膜等の層間絶縁膜3-7で覆っている。上記 のようにして形成したキヤパシタ下部電極3-8の上に酸 化膜等を形成し、キャパシタ絶縁膜3-9とする。この上 にさらに導電体を堆積させ加工することによりプレート 電極3-10を形成し、キャパシタを完成させている。

【0005】さらに、この上に層間絶縁膜3-11を堆積させ、トランジスタの拡散層3-5の一部が露出するようにコンタクト子L3-12を開口した後に、データ線となる導電体層3-13を形成する。

【0006】上記の製造方法により、基板平面上にのみ

キャパシタを形成するプレーナ型dRAMセルに比べキャパシタ容量を大きくする事が可能となる。

#### [0007]

【発明が解決しようとする課題】しかし、上記従来の積 上げ容量型キャパシタセルでは、以下に述べる2つの理 由により、キヤパシタ下部電極3-8を十分に大きくする ことができず、索子の微細化ととともにキヤバシタ容量 が低下してしまうという間題が顕著に起こり、さらに高 集積なメモリー回路を構成する事が困難であった。すな わち、第1に上記データ線3-13と拡散層3-5とを電気的に 接続するためには、コンタクト孔3-12が必要である。ま た、コンタクト孔3-12とプレート電極3-10との間には加 工合せの余裕を考慮しなければならない。そのため、コ ンタクト孔3-12および合せ余裕に必要な部分を避けてプ レート電極3-10を形成することが必要であり、面積を大 きくすることができないという事情による。このうち合 せ余裕は、コンタクト孔3-12を形成した際に、プレート 電極3-10が露出し、その結果データ線3-13とプレート電 極3-10がショートするのを防ぐために必要となる。第2 に、キヤバシタの信頼性を高めるためには、キヤバシタ 下部電極3-8は、プレート電極3-10に完全に覆われてい る必要があり、キヤパシタ下部電極3-8は、加工合せ余 裕分だけ、プレート電極3-10より小さくする必要があ る。従って、上記の理由によりキヤパシタ下部電極3-8 を大きくすることができず、結果的にキャパシタ容量が 小さくなってしまうという問題があった。一方、キヤパ シタ容量は、キヤパシタ絶縁膜厚に反比例するため、上 記従来の積上げ容量形キヤパシタセルを用いてより高集 積なメモリー回路を構成し、かつ必要なキヤバシタ容量 を確保するためには、キヤパシタ絶縁膜3-9をさらに薄 膜化するという手段も考えられる。しかし、キヤバシタ 絶縁膜3-9を薄膜化すると、リーク電流の増大等により キヤバシタの信頼性が低下してしまうという問題があり 実用的ではない。本発明の目的は、微細化しても信頼性 が高く、かつ、キヤバシタ容量の大きな半導体記憶装置 を提供することにある。

#### [0008]

【課題を解決するための手段】本発明によれば、キャパシタ電極は、直接半導体領域までに降りてコンタクトするのではなく、導電体層を介してコンタクトし、そして、ピット線上を延びるように形成する。

#### [0009]

【作用】本発明によれば、キャパシタ電極は、導電体層を介してコンタクトさせるため、導電体層上の層間絶縁膜のコンタクト孔の深さは浅くなり微細にできる。そして、そのキャパシタ電極はビット線上を延びるように形成できるため、容量増大を図ることができる。

#### [0010]

【実施例】本発明では従来の積上げ型キャバシタセルで問題となった、プレート電極(図10,3-10)とコンタク

ト孔(図10,3-12)及びプレート電極(図10,3-13)キャパシタ下部電極(図10,3-8)との間の加工合せ余裕が不要となる構造としている。つまり、本発明においては、図1に示すように、キヤパシタ下部電極1-16,キヤパシタ絶縁膜1-17,プレート電極1-18からなるキヤパシタをデータ線1-12上部に層間絶縁膜1-13を介して配置し、コンタクト孔1-14を形成することによりキャパシタ下部電極1-16と拡散層1-6との間に導通を得ている。

【0011】なお、図1において、1-1は半導体単結晶基板、1-12は素子間分離領域、1-3はゲート酸化膜、1-4はゲート電極、1-5は拡散層、1-7,1-10は層間絶縁膜、1-11はコンタクト孔である。図1に示したような構造とすることにより、コンタクト子L1-11がプレート電極1-18内部に開口部を持つことはなく、プレート電極1-18とコンタクト孔1-11とは位置的に全く非干渉であり、加工合せ余裕を考慮する必要がない。従って、プレート電極1-18はセルのはば全面に一体で形成できる。そのため、プレート電極1-18とキャバシタ下部電極1-16の加工合せ余裕も不要である。

【0012】以上の理由により、キヤバシタ下部電極1 ー16を極めて大きく設計することができる。すなわち、 本発明によれば、半導体記憶装置では、キヤバシタ面積 を大きくすることが可能であり、キヤバシタ絶縁膜を薄 膜化せずに、十分なキヤバシタ容量を確保することがで きる。従って、信頼性を低下させる事なく、より微細化 することができる。

【0013】以下、本発明の一実施例を図2乃至図6により説明する。

【0014】まず、図2に示すように、半導体単結晶基板2-1に素子間を電気的に分離するためのSi02膜を、公知のLOCOS法等により成長させ、素子間分離酸化膜2-2とする。次に、通常の熱酸化怯を用いて、ゲート酸化膜2-3を成長させ、その上部に低抵抗多結晶シリコン及び、Si02膜をCVD法により堆積し、通常のリソグラフイー及びドライエツチング技術を用いて加工することにより、ゲート電極2-4及び層間絶縁膜2-7を形成する。この後、CVD法により、Si02膜を全面に堆積させ、異方性ドライエツチングを施す事により側壁絶縁膜2-19を形成した後、基板2-1と導電型の異なる拡散層2-5,2-6をイオン打込み法等を用いて自己整合的に形成する。この後熱処理を施す事により、導入された不純物を活性化させる。拡散層2-5,2-6に公知の電界緩知型の拡散層構造を用いることも可能である。

【0015】次に、図3に示すように、拡散層2-5,2-6 の一部を露出させるコンタクト孔を開け、低抵抗多結晶シリコンをCVD法により堆積させ、通常のリソグラフイ及びドライエツチング技術により導電体層2-8,2-9を形成する。その後全体をCVD法により厚いSiO2膜でおおった後、通常のリソグラフイ及びドライエッチング技術によりコンタクト孔2-11を形成し、一方の導電体層2-9の

一部のみを露出させる。ここで、データ線2-12となる導電体層をCVD法あるいはスパッタ法等により形成し、リソグラフイ及びドライエッチング法によりパターニングする。ここで、導電体層2-9を用いず、直接拡散層2-5に達するコンタクト孔を形成する方法も可能であるが、コンタクト孔と拡散層の合せ余裕を小さくできる点で、また、横方向エッチを抑えた微細コンタクト孔とすることができる点で、図3に示した方式の方が優れている。

【0016】なお、データ線材料として、本実施例では 低抵抗多結晶シリコンを用いたが、A1などの低抵抗金、 属、Wなど高融点金属、そのシリコン化合物もしくはこ れらの積層膜を用いることも可能である。

【0017】次に、全体をSiO2膜等の絶縁膜でおおった後、リソグラフイ及びドライエッチング技術によりコンタクト孔2-14を形成し、導電体層2-8の一部を露出させる。本発明の構造においては、データ線2-12とコンタクト孔2-14とが平面的に重なり合わないことが重要である。これを実現する1つの方法として、図4に示したようにレイアウト的に重複を許しても、コンタクト孔2-14形成の際に重なり合う部分のデータ線を除去する方法がある。また他の方法として、レイアウトを図9のようにすることで、重複しない構造とする方法もある。

【0018】次に、層間絶縁膜2-15を異方性ドライエッチングする事により、図5に示すように、コンタクト孔2-14の側壁部にのみ層間絶縁膜2-15を残す。その後、キヤパシタ下部電極2-16となる。低抵抗多結晶シリコンをCVD法により堆積させる。この時、堆積させる低抵抗多結晶シリコンの膜厚をコンタクト孔2-14の半径より小さくすれば、キヤパシタ下部電極2-16は、コンタクト孔内部に窪みを持ち、この窪みもキヤバシタ面積として利用できるので都合が良い。

【0019】次に、図6に示すように、リソグラフイ及びドライエツチング技術により、キヤバシタ下部電極2-16をバターニングする。このキヤバシタ下部電極2-16の表面上にキヤバシタ続縁膜2-17を形成する。キヤバシタ絶縁膜として、本実施例では、多結晶シリコンを熱酸化法で酸化することにより形成したSi02膜を用いたが、CVD法で形成したSi3N4膜、五酸化タンタルなどの高誘電率絶縁膜もしくはこれらの積層膜も利用可能である。最後に、プレート電極2-18となる低抵抗多結晶シリコンをCVD法により全面に形成する。この後、必要に応じてメモリアレー周辺で、プレート電極2-18に開口部を持っコンタクト孔を設け、データ線2-12及びゲート電極2-4をプレート電極2-18の上部に取り出し、周辺回路との接続を行う。以上の工程により本発明の半導体記憶装置が完成する。

【0020】なお、本実施例では、キヤバシタ下部電極 2-16及び、プレート電極2-18に低抵抗多結晶シリコンを 用いたが、この一方あるいは両方の電極材料として、A 1, Auなどの低抵抗金属あるいは、Wなどの高融点金 属、そのシリコン化合物もしくは、これらの積層膜を用 いることも可能である。

#### [0021]

【発明の効果】図7には本発明によるキヤバシタセルのレイアウト図を、また、図8には、従来の積上げ型キヤバシタセルのレイアウト図をそれぞれ概略図で示した。図7、図8とも2交点セルの場合を示したが、本発明は1交点セルにも適用可能である。なお、両図とも、合せ余裕、線幅、スペース幅は同じである。

【0022】図7に示した実施例では、プレート電極は、セル全面をおおっており、図8のプレート電極5-5のような開口部が必要でない。これは、キヤバシタ部をデータ線の上部まで持上げた本発明の構造により、従来の積上げ型キヤバシタセルに見られた。プレート電極5-5とコンタクト孔5-6との合せを考慮する必要がなくなった為である。これにより、キヤバシタ下部電極4-4は、隣接するセルのキヤバシタ下部電極に影響をおよばさない範囲内で大きくできる為、同じセル面積でもキヤバシタ面積を著しく大きくすることが可能である。従来の積上げ容量形キヤバシタセルにおけるキヤバシタ面積は、キヤバジタ下部電極の側壁部を考慮に入れても、セル面積の60%程度にしか達していない。

【0023】これに対し、本発明によれば、キヤパシタ面積は、セル面積の130%以上に達し、キヤパシタ面積は2倍以上の増加が可能である。実際に、図7のレイアウトに従って試作した結果、キヤパシタ面積は、セル面積の140%に達しており、本発明の効果が確認された。

#### 【図面の簡単な説明】

【図1】本発明の一実施の形態である半導体記憶装置の 要部断面図である。

【図2】本発明の一実施の形態である半導体記憶装置の 製造工程の一例を示した要部断面図である。

【図3】本発明の一実施の形態である半導体記憶装置の 製造工程の一例を示した要部断面図である。

【図4】本発明の一実施の形態である半導体記憶装置の 製造工程の一例を示した要部断面図である。

【図5】本発明の一実施の形態である半導体記憶装置の 製造工程の一例を示した要部断面図である。

【図6】本発明の一実施の形態である半導体記憶装置の 製造工程の一例を示した要部断面図である。

【図7】本発明の一実施の形態である半導体記憶装置の 平面レイアウト図である。

【図8】従来構造の半導体記憶装置の平面レイアウト図 である。

【図9】本発明の他の実施の形態である半導体記憶装置 の平面レイアウト図である。

【図10】従来構造の半導体記憶装置を示した要部断面 図である。


#### 【符号の説明】

1-1 半導体単結晶基板

- 1-2 索子間分離酸化膜
- 1-3 ゲート酸化膜
- 1-4 ゲート電極
- 1-5 拡散層
- 1-6 拡散層
- 1-7 層間絶縁膜
- 1-10層間絶縁膜

【図1】


図 1



1-1 半導体単品基旗が 1-2 素子小か変を 1-2 ケケンで数で 1-5 な放射を 1-6 屋間絶縁 1-7 屋間絶縁 1-11 コンタフト孔 1-12 データ線 1-13 屋間絶縁膜 ドル・コンタフト記 1-16 キャパシアチャ歌展 1-17 キャパシタを練展 1-18 ブレーを被

【図3】

図 3



2-8 異定保月 2-9 異定保月 2-10月間記録限 2-11コンタフトリム 2-12データ線 1-11 コンタクト孔

1-12データ線

٠.

1-13 層間絶縁膜


1-14 コンタクト孔

1-16 キヤパシタ下部電極

1-17 キヤパシタ絶縁膜


1-18 プレート電極

## [図2]





【図4】

図 4




2-1 年享体等新选表版 2-6 該數層 2-8 真電体/ 2-12 〒-9棟 2-13 月間記載版 2-14 コンクトし 2-15 月間記載限 2-14 189延記該限





## [図9]


## 図 9



6-1 素子分散酸化膜 6-2 ガート電極 6-3 コンタフト孔 6-4 キャパッタ下部電極 6-5 等電外層 6-6 ブレービ板 6-7 コンタフト孔 6-8 データ軽

## 【図10】

## 図10



3-1 半導体準新品基本 3-2 素子間分離酸 3-3 ゲート酸型 3-5 本教育 3-5 本教育 3-6 有所紀紀 3-7 有所紀紀 3-8 キャバシタ下針を展 3-8 キャバシタ下針を展 3-10 丁間記録展 3-11 月間記録限 3-12 コンタクト 3-13 データ様

## フロントページの続き

## (72)発明者 平岩 篤

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

## (72)発明者 飯島 晋平

東京都国分寺市東恋ケ窪1丁目280番地 株式会社日立製作所中央研究所内

## (72)発明者 木須 輝明

東京都小平市上水本町1448番地 日立超エル・エス・アイ・エンジニアリング株式会 社内